# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-046485

(43)Date of publication of application: 16.02.1996

(51)Int.CI.

H03H 17/02

H03H 17/06

(21)Application number: 06-175671

(71)Applicant:

OKI ELECTRIC IND CO LTD

(22)Date of filing:


(72)Inventor:

**WASHITANI KYOJI** 

#### (54) DIGITAL FILTER

#### (57)Abstract:

PURPOSE: To provide a filter output with the lump up/down data added to the burst-state input digital signal without increasing the capacity of a memory in the digital filter equipped with a shift resistor and a memory which stores the data to be used as a filter output. CONSTITUTION: The digital filter is provided with an address signal generation circuit 5 operated by a burst timing signal and generating an address signal which reads out the data adequate to prepare lump up signals and lump down signals before and after the burst signal from d memory 2 and an address signal switching circuit 6 operated by a burst timing signal and outputting the address signal generated by the circuit 5 instead of the n-bit data kept in a shift resistor 1 to the memory 2.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

# THIS PAGE BLANK (USPTO)

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平8-46485

(43)公開日 平成8年(1996)2月16日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

技術表示箇所

H03H 17/02

H 8842-5 J

17/06

Z 8842-5J

審査請求 未請求 請求項の数2 OL (全 8 頁)

(21)出願番号

特額平6-175671

(22)出願日

平成6年(1994)7月27日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 鷲谷 亨治

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 大垣 孝

#### (54) 【発明の名称】 ディジタルフィルタ

## (57)【要約】

【目的】 シフトレジスタ1と、フィルタ出力として利用されるデータを格納しているメモリ2とを具えるディジタルフィルタにおいて、バースト状の入力ディジタル信号にランプアップ・ダウンデータを付加した状態のフィルタ出力を、メモリ2の容量を増加することなく得ること。

【構成】 パーストタイミング信号により動作し、パースト信号の前後のランプアップ信号およびランプダウン信号を作成するために好適なデータを前記メモリから読み出すためのアドレス信号を発生するアドレス信号発生回路5と、パーストタイミング信号により動作し、前記アドレス信号発生回路で発生されたアドレス信号を前記シフトレジスタが保持するnピットのデータの代わりに前記メモリに出力するアドレス信号切り替え回路6とを具える。



#### 【特許請求の範囲】

【請求項1】 入力ディジタル信号が入力され、第1の クロック信号により制御されるnビットの規模のシフト レジスタと、フィルタ出力として利用されるデータを格 納すると共に、前記シフトレジスタが保持するnピット のデータをアドレス信号として入力し、該アドレス信号 に対応する格納データを出力指示信号に応じて出力する メモリと、を具えるディジタルフィルタにおいて、 バーストタイミング信号により動作し、バースト信号の 前後のランプアップ信号およびランプダウン信号を作成。10 するために好適なデータを前記メモリから読み出すため のアドレス信号を発生するアドレス信号発生回路と、 前記パーストタイミング信号により動作し、前記アドレ ス信号発生回路で発生されたアドレス信号を前記シフト

1

【請求項2】 フィルタ出力として利用されるデータを 格納すると共に、入力ディジタル信号をアドレス信号と して入力し、該アドレス信号に対応する格納データを出 力指示信号に応じて出力するメモリを具えるディジタル フィルタにおいて、

レジスタが保持するn ビットのデータの代わりに前記メー

モリに出力するアドレス信号切り替え回路とを具えたこ

とを特徴とするディジタルフィルタ。

バーストタイミング信号、第1のクロック信号および前 記入力ディジタル信号が入力されるディジタル信号処理 部であって、

前記パーストタイミング信号が入力されていないとき は、前記入力ディジタル信号を前記第1のクロック信号 が到来するごとに1ビットずつシフトすると共に、nビ ット分を前記メモリに対しアドレス信号として出力し、 前記パーストタイミング信号が入力されたときは、バー スト信号の前後のランプアップ信号およびランプダウン 信号を作成するために好適なデータを前記メモリから読 み出すためのnビットのアドレス信号を発生してこれを 前記メモリに対し出力するディジタル信号処理部を具え たことを特徴とするディジタルフィルタ。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】この発明は、ディジタルフィルタ に関するものである。

#### [0002]

【従来の技術】ディジタルフィルタの一例が、例えば特 開平3-150917号公報に開示されている。このデ ィジタルフィルタは、所定のシフトレジスタ、所定のメ モリおよび所定のカウンタを具えたものであった。ここ で、所定のシフトレジスタは、入力ディジタル信号を第 1のクロック信号により1ピットずつシフトしnビット 分保持するものであった。また、所定のメモリは、フィ ルタ出力として利用されるデータを格納しているもの で、しかも、前記シフトレジスタが保持するnビットの データをアドレス信号として入力し、かつ、該アドレス 50 により実質的にアドレス指定される。これに対し、バー

信号に対応する格納データを前記カウンタからの出力指 示信号に応じて出力するメモリであった。また、所定の カウンタは、前記メモリに対しデータの出力を指示する 信号(出力指示信号)を出力するものであった。具体的 には、前記第1のクロック信号のs倍(sは2以上の整 数) の周期の第2のクロック信号をカウントすることで 生成される信号を、前記メモリに対して出力指示信号と して出力するものであった。

#### [0003]

【発明が解決しようとする課題】ところで、ディジタル フィルタによる処理においては、バースト状の入力ディ ジタル信号を処理する場合が多々ある。その場合のディ ジタルフィルタからの出力信号は、バースト信号部分の 前側にランプアップ部が付加されかつ後側にランプダウ ン部が付加された状態の信号とするのが好ましい。これ は、いきなり信号を切断してしまうと、信号のスペクト ルが広がってしまうので、それを防止するためである。 そして、ランプアップ部分およびランプダウン部分を有 した状態のフィルタ出力を、たとえば上述の従来のディ 20 ジタルフィルタを用い得るためには、以下に図4および 図5を参照して説明する構成が考えられる。ここで、図 4はデイジタルフィルタの構成図である。この図4にお いて、1は上述のnピット規模のシフトレジスタ、2は 上述のメモリ、3は上述のカウンタ、4はメモリ2から 出力されるデータをアナログ信号に変換しフィルタ出力 とするD/A変換器、CLK1は第1のクロック信号、 CLK2は第2のクロック信号である。また、図5は、 第1のクロック信号、入力ディジタル信号、パーストタ イミング信号およびフィルタ出力の関係の一例を示した 30 波形図である。ここで、バーストタイミング信号とは、 図5に示したように、入力デイジタル信号においてこれ からバースト信号部分 SA が入力されること、或は、バ ースト信号部分SA が終了したことを示すための信号S B である。このバーストタイミング信号SB は、入力デ ィジタル信号に対し何らかの処理を行ないその都度作成 される場合または、入力ディジタル信号の規格により予 め用意されている場合など、信号処理形態に応じ種々の 方法で準備できる。また、図5のSRUがフィルタ出力に おけるランプアップ部であり、SRDがフィルタ出力にお 40 けるランプダウン部である。

【0004】図4に示したように、シフトレジスタ1か らのnピットの信号線と、バーストタイミング信号の信 号線との合計 (n+1) ピットでメモリ2のアドレス信 号を構成し、かつ、このメモリ2を、(n+1)ビット で読み出される容量のものとすることで、ランプアップ 部分およびランプダウン部分を有した状態のフィルタ出 力を得るのである。この構成では、バーストタイミング 信号SR の入力がない場合(Oレベルの場合)、メモリ 2はシフトレジスタ1が保持しているn ビットのデータ

ストタイミング信号SBが入力された場合(1レベルの場合)、メモリ2は(n+1)ピットのデータによりアドレス指定される。ここで、バーストタイミング信号SBが入力された場合のアドレスを所定のアドレスにしておくと、メモリ2に格納されているデータのうちの、ランプアップ部およびランプダウン部の作成に好適なデータを、メモリ2から読み出すことができるので所望のフィルタ出力が得られる。

【0005】しかしながら、この図4を参照して説明した構成の場合、メモリ2のアドレス信号を1ビット増やす分、メモリ2の容量を2倍に増やす必要があるという問題点があった。特に、シフトレジスタのビット数 nが大きい場合は、アドレス信号をたとえ1ビット追加するといえど、メモリの増加量は極めて大きくなる。つまり、例えば、2ビットから3ビットへの変更であれば2<sup>3</sup>-2<sup>2</sup>=4であるので4アドレス分のメモリ増加で済むが、例えば8ビットから9ビットへの変更であると2<sup>9</sup>-2<sup>8</sup>=512-256=256であるので256アドレス分のメモリ増加となる。

#### [0006]

【課題を解決するための手段】そこでこの出願の第一発明によれば、入力ディジタル信号が入力され、第1のクロック信号により制御されるnビットの規模のシフトレジスタと、フィルタ出力として利用されるデータを格納すると共に、シフトレジスタが保持するnビットのデータをアドレス信号として入力し、このアドレス信号に対応する格納データを出力指示信号に応じて出力するメモリと、を具えるディジタルフィルタにおいて、下記の(a) および(b) を具えたことを特徴とする。

【0007】(a) バーストタイミング信号により動作 30 し、バースト信号の前後のランプアップ信号およびランプダウン信号を作成するために好適なデータを前記メモリから読み出すためのアドレス信号を発生するアドレス信号発生回路。

【0008】(b)前記バーストタイミング信号により動作し、前記アドレス信号発生回路で発生されたアドレス信号を前記シフトレジスタが保持するnビットのデータの代わりに前記メモリに出力するアドレス信号切り替え回路。

【0009】また、この出願の第二発明によれば、フィルタ出力として利用されるデータを格納すると共に、入力ディジタル信号をアドレス信号として入力し、該アドレス信号に対応する格納データを出力指示信号に応じて出力するメモリを具えるディジタルフィルタにおいて、バーストタイミング信号、第1のクロック信号および前記入力ディジタル信号が入力されるディジタル信号処理部であって、前記バーストタイミング信号が入力されていないときは、前記入力ディジタル信号を前記第1のクロック信号が到来するごとに1ビットずつシフトすると出た。ロビット分を前記メモリに対してドレス信号とし

4

て出力し、前記パーストタイミング信号が入力されたときは、バースト信号の前後のランプアップ信号およびランプダウン信号を作成するために好適なデータを前記メモリから読み出すためのn ピットのアドレス信号を発生してこれを前記メモリに対し出力するディジタル信号処理部を具えたことを特徴とする。

#### [0010]

【作用】これら第一及び第二発明によれば次のような作用が得られる。メモリ内にはフィルタ出力として利用される多数のデータが格納されており、これらデータにはランプアップ信号およびランプダウン信号を作成するに好適な(流用可能な)データも含まれる。そして、第一及び第二発明では、バーストタイミング信号が到来したとき、メモリ内に格納されているデータのうちのランプアップ信号およびランプダウン信号を作成するに好適なデータを読み出すためのアドレス信号を特別に作成し、このアドレス信号によりメモリをアクセスできる。したがって、メモリの容量を増やすことなくメモリ内のデータを流用してランプアップ信号およびデンプダウン信号を作成できる。

#### [0011]

【実施例】以下、図面を参照してこの出願の第一発明および第二発明の実施例についてそれぞれ説明する。 なお、説明に用いる各図において従来の構成成分と同様な構成成分については同一の番号を付して示してある。

#### 【0012】1. 第一発明の実施例

図1は第一発明の実施例のディジタルフィルタの構成を示した図である。この第一発明の実施例のディジタルフィルタは、詳細は後述するが、所定のシフトレジスタ1、所定のメモリ2、出力指示信号発生部3、D/A変換器4、所定のアドレス信号発生回路5および所定のアドレス信号切り替え回路6を具える。

【0013】ここで、シフトレジスタ1は、第1のクロック信号CLK1により制御されるnビットの規模のシフトレジスタであって、その初段に入力ディジタル信号の先頭ビットを記憶した後、第1のクロック信号によって入力ディジタル信号を1ビットづつシフトするものである。このシフトレジスタ1の各段の出力は、アドレス信号切り替え回路6に接続してある。なお、シフトレジスタ1の段数nは、ディジタルフィルタの設計に応じた任意の数とできる。

【0014】また、メモリ2は、フィルタ出力として利用されるデータを多数格納しているメモリである。しかも、シフトレジスタ1が保持するnビットのデータ或はアドレス信号発生回路5で発生されたデータのいずれかをアドレス信号として入力し、このアドレス信号に対応する格納データを出力指示信号Soutに応じて出力するメモリである

ロック信号が到来するごとに1ビットずつシフトすると 【0015】なお、出力指示信号 $S_{0UI}$ は出力指示信号 共に、nビット分を前記メモリに対しアドレス信号とし 50 生発生部3により発生されメモリ2に入力される。この 出力指示信号発生部3は、ディジタルフィルタの設計に応じた任意好適な構成とできる。この実施例では、第1のクロック信号CLK1に対し周期がs倍(sは例えば2以上の数)の第2のクロック信号CLK2を計数するカウンタ3を用意し、その出力信号を出力指示信号SのUTとしている。つまり、オーバーサンプリング技術を採用している。もちろん、出力指示信号として第2のクロック信号CLK2をそのまま用いたり、あるいは、第1のクロック信号と同周期であるが位相がずれた信号を用いる等の種々の変更を行なえる。

【0016】また、D/A変換器4は、メモリ2から出力される所定のデータをアナログ信号に変換するものである。このD/A変換器4は、特に限定されず、従来公知のもので構成すれば良い。なお、フィルタ出力がディジタル信号で良いならこのD/A変換器4は設けずとも良い。

【0017】また、アドレス信号発生回路5は、図5を 用いて既に説明したバーストタイミング信号 SB により 動作し、メモリ2内に格納されているデータのうちの、 バースト信号の前後のランプアップ信号およびランプダ ウン信号を作成するために好適なデータを読み出すため のnビットのアドレス信号を発生するものである。この アドレス信号発生回路5は、例えば、バーストタイミン グ信号SRの監視ビットと、予め定めたアドレス信号が 格納されたROMと、所定の論理回路部とを具えたもの で構成出来る。ここで、バーストタイミング信号監視ビ ットは、入力されたパーストタイミング信号 SB がラン プアップ部に対応するものなのかランプダウン部に対応 するものなかを監視するためのビットである。例えばバ ーストタイミング信号 S B が 1 つ入力されるとこの監視 ビットは例えば「1」となり、次に、バーストタイミン グ信号SR が入力された場合にこの監視ビットは「O」 に戻り、これが繰り返されるように構成する。すると、 監視ビットを「1」に変化させたパーストタイミング信 号SB はランプアップ部に対応するものと判断でき、一 方、監視ビットを「0」に変化させたバーストタイミン グ信号SRはランプダウン部に対応するものと判断でき る。また、アドレス信号が格納されたROMは、例え は、所望の傾斜のランプアップ部およびランプダウン部 ができるようメモリ2内のデータをアクセスできるよう に、ここでは複数(詳細は後述する。)のアドレス信号 を順に書き込んだものである。また、所定の論理回路と は、ここでは、バーストタイミング信号SB が入力され ている間において第1のクロック信号CLK1が入力さ れるごとに、前記アドレス信号が格納されたROMから アドレス信号を順次に読み出して、アドレス信号切り替 え回路6に出力するものである。この実施例では、図5 に示したように、バーストタイミング信号S<sub>B</sub> のパルス 幅を、第1のクロック信号CLK1の4パルス分の幅と しているので、ROMはランプアップ部用のアドレス信

号として4つのアドレス信号を格納し、かつ、ランプダウン部用のアドレス信号として4つのアドレス信号を格納している。このようにアドレス信号が格納されたRO Mからランプアップ用のアドレス信号を読むか、ランプダウン用のアドレス信号を読むかの制御は、上記バーストタイミング信号監視ビットをチェックすることで行なえば良い。なお、ランプアップとランプダウンとを傾斜が逆のもので良いとする場合なら、ROMからのアドレス信号の読み出し順序を逆にするように構成しても良い。その場合はROMに用意するアドレス信号は上記8つの半分すなわち4つで済む。もちろん、ここで述べた

アドレス信号数などは一例にすぎない。

6

【0018】また、アドレス信号切り替え回路6は、バーストタイミング信号により動作し、前記アドレス信号 発生回路5で発生されたアドレス信号を前記シフトレジスタが保持するnビットのデータの代わりに前記メモリに出力するものである。このようなアドレス切り替え回路6は、任意好適なもので構成出来る。例えば、シフトレジスタ1の格段の出力とメモリ2のアドレス信号入力端子との間それぞれに、スイッチング素子であってバーストタイミング信号SBが入力されていないときにオン状態になるスイッチング素子をそれぞれ設け、一方、アドレス信号発生回路5とメモリ2のアドレス信号入力端子との間それぞれに、バーストタイミング信号SBが入力されているときオン状態になるスイッチング素子とは反対論理でオン状態になるスイッチング素子とは反対論理でオン状態になるスイッチング素子)を設ける等の構成である。

【0019】次に、この第一発明の実施例のデイジタルフィルタの理解を深めるために、その動作について説明 30 する。

【0020】アドレス信号発生回路5は、これにパース トタイミング信号SB が入力されていない場合は非動作 状態になる。また、アドレス信号切り替え回路6は、こ れにバーストタイミング信号Sg が入力されていない場 合は、シフトレジスタ1とメモリ2のアドレス信号入力 端子との間を有効にする。したがって、この場合、シフ トレジスタ1に保持されているnビットのデータがメモ リ2に対しアドレス信号として出力される。一方、バー ストタイミング信号SB が入力された場合、アドレス信 **号発生回路 5 は、所定のアドレス信号を第1のクロック** 信号に応じ順次に出力する。また、アドレス信号切り替 え回路6は、アドレス信号発生回路6とメモリ2のアド レス信号入力端子との間を有効にする。したがって、ア ドレス信号発生回路6で生じたアドレス信号がメモリ2 に対し出力される。また、メモリ2は、シフトレジスタ 1あるいはアドレス信号発生回路5のいずれかから入力 されたアドレス信号に応じたデータを出力指示信号S OUT に応じD/A変換器4に出力する。D/A変換器4 はメモリ2から送られたこのデータをアナログ信号に変 換してフィルタ出力として出力する。このようにして形

成されたフィルタ出力は、図5に示したように、ランプ アップデータおよびランプダウンデータが付加されたも のとなる。

#### 【0021】2. 第二発明の実施例

図2は第二発明のディジタルフィルタの構成を示した 図、図3は第二発明のデイジタルフィルタに備わるディ ジタル信号処理部の説明に供する動作流れ図である。こ の第二発明のディジタルフィルタは、第一発明のディジ タルフィルタで設けていたシフトレジスタ1、アドレス 信号発生回路5およびアドレス信号切り替え回路6の部 分を、所定のディジタル信号処理部でに置き換えたもの である。このディジタル信号処理部7とは、バーストタ イミング信号SB、第1のクロック信号CLK1および 入力ディジタル信号が入力され、バーストタイミング信 号が入力されていないときは、入力ディジタル信号を前 記第1のクロック信号が到来するごとに1ビットずつシ フトすると共に、nビット分をメモリ2に対しアドレス 信号として出力し、パーストタイミング信号が入力され たときは、バースト信号の前後のランプアップ信号およ びランプダウン信号を作成するために好適なデータをメ モリ2から読み出すためのnビットのアドレス信号を発 生してこれをメモリ2に対し出力するものである。この ようなディジタル信号処理部7は、例えばディジタル信 号処理プロセッサ (DSP) により構成出来る。以下、 図3を参照してこのディジタル信号処理部7の動作につ いて説明する。

【0022】ディジタル信号処理部7は、先ず、入力デ ィジタル信号からnビット分のデータを入力する (図3 のステップ S 1)。また、ディジタル信号処理部 7 は、 バーストタイミング信号Sg が入力されたか否かを判定 30 する(ステップS2)。そして、バーストタイミング信 号が入力されたと判定した場合は、バースト信号の前後 のランプアップ信号およびランプダウン信号を作成する ために好適なデータをメモリ2から読み出すためのn ビ ットのアドレス信号を発生する(ステップS3)。次 に、ディジタル信号処理部7は、バーストタイミング信 号が入力されたと判定した場合はステップS3で発生し たnビットのアドレス信号を、また、バーストタイミン グ信号が入力されなかったと判定した場合はステップ1 で入力した n ビットのデータをメモリ2に対し送出する 40

8

(ステップS4)。次に、ディジタル信号処理部7は、 ステップS1で入力していたnビットのデータを1ビッ トシフトし(ステップS5)、次いで、入力ディジタル 信号から新たにデータを1ビット入力する (ステップS 6)。そして、S2~S6の処理をデータ処理の必要に 応じて繰り返す。

【0023】なお、メモリ2、出力指示信号発生部3お よびD/A変換器4の動作は、第一発明と同様であるの でここでは省略する。

#### [0024]

【発明の効果】上述した説明から明らかなように、この 出願の第一発明のディジタルフィルタによれば、所定の シフトレジスタ、所定のメモリ、所定のアドレス信号発 生回路および所定のアドレス信号切り替え回路を具え る。また、第二発明のディジタルフィルタによれば所定 のメモリおよび所定のディジタル信号処理部を具える。 このため、これら第一及び第二発明によれば、メモリ内 に格納されているデータのうちのランプアップ信号およ びランプダウン信号を作成するに好適なデータを読み出 20 すためのアドレス信号を特別に作成でき、そしてこのア ドレス信号によりメモリをアクセスできる。このため、 バースト状の入力ディジタル信号にランプアップ・ダウ ンデータを付加したバースト信号をメモリの容量を増や すことなく作成できる。

#### 【図面の簡単な説明】

【図1】第一発明の実施例の説明図である。

【図2】第二発明の実施例の説明図である。

【図3】第二発明におけるディジタル信号処理部の説明 図である。

【図4】課題を説明するための図である。

【図5】従来技術および本発明の説明図である。

## 【符号の説明】

1:シフトレジスタ

2:メモリ

3: 出力指示信号発生部 (カウンタ)


4:D/A変換器

5:アドレス信号発生回路

6:アドレス信号切り替え回路


CLK1:第1のクロック信号

# 【図1】




第一発明の実施例の説明図






第二発明の実施例の説明図




第二発明におけるディジタル信号処理部の説明図

[図4]



課題を説明するための図

[図5]



 $\mathbf{S_A}$  : パースト信号  $\mathbf{S_B}$  : パーストタイミング信号  $\mathbf{S_{RU}}$  : ランプアップデータ  $\mathbf{S_{RD}}$  : ランプダウンデータ

従来技術及び本発明の説明図